Độ trễ âm thanh có thể được sử dụng cho các chương trình phát sóng trực tiếp của các đài phát thanh. Nó làm trì hoãn tín hiệu âm thanh trong một khoảng thời gian trước khi phát sóng, để tránh việc người dẫn chương trình nói dối hoặc một số bình luận không lành mạnh từ khán giả trong đường dây nóng của khán giả lan truyền qua các phương tiện phát sóng, từ đó đạt được sự phát sóng an toàn của các chương trình trực tiếp. Là một thiết bị ở mức phát sóng, bộ trễ âm thanh có yêu cầu cao về các chỉ số hiệu suất như dải động, độ méo, tỷ lệ tín hiệu trên nhiễu và đáp ứng tần số, vì vậy công nghệ kỹ thuật số thường được sử dụng. Sử dụng đĩa cứng card âm thanh song công tích hợp của máy tính, phần mềm có thể nhận ra tín hiệu âm thanh nhấp nháy, nhưng sử dụng và vận hành không thuận tiện, độ tin cậy kém, hiệu suất và giá cả tương đối thấp. Bộ trì hoãn âm thanh kỹ thuật số cấp độ phát sóng dựa trên chip Σ-ΔADC và DSP có độ chính xác cao được đề xuất trong bài báo này có các đặc điểm là chỉ số hiệu suất cao, hoạt động đơn giản và đầy đủ các chức năng. Phương án thiết kế đã được thương mại hóa.
1 Cấu trúc hệ thống
1.1 Cấu hình hệ thống
Phần cứng của bộ trễ là cấu trúc chủ-tớ, như trong Hình 1, cấu trúc này chủ yếu bao gồm bộ phát M ngủ đơn 8HC05C8, chip DSP MTS320C32 và codec âm thanh CS4224. M68HC05C8 được sử dụng làm chủ toàn bộ hệ thống để hoàn thành chức năng điều khiển của hệ thống. Là cốt lõi của hệ thống, TMS320C32 hoàn thành chức năng trì hoãn tín hiệu âm thanh. CS4224 và mạch điều hòa đầu vào và đầu ra âm thanh làm việc cùng nhau để hoàn thành việc chuyển đổi A / D và D / A của tín hiệu âm thanh.
Độ trễ âm thanh có thể được sử dụng cho các chương trình phát sóng trực tiếp của các đài phát thanh. Nó làm trì hoãn tín hiệu âm thanh trong một khoảng thời gian trước khi phát sóng, để tránh việc người dẫn chương trình nói dối hoặc một số bình luận không lành mạnh từ khán giả trong đường dây nóng của khán giả lan truyền qua các phương tiện phát sóng, từ đó đạt được sự phát sóng an toàn của các chương trình trực tiếp. Là một thiết bị ở mức phát sóng, bộ trễ âm thanh có yêu cầu cao về các chỉ số hiệu suất như dải động, độ méo, tỷ lệ tín hiệu trên nhiễu và đáp ứng tần số, vì vậy công nghệ kỹ thuật số thường được sử dụng. Sử dụng đĩa cứng card âm thanh song công tích hợp của máy tính, phần mềm có thể nhận ra tín hiệu âm thanh nhấp nháy, nhưng sử dụng và vận hành không thuận tiện, độ tin cậy kém, hiệu suất và giá cả tương đối thấp. Bộ trì hoãn âm thanh kỹ thuật số cấp độ phát sóng dựa trên chip Σ-ΔADC và DSP có độ chính xác cao được đề xuất trong bài báo này có các đặc điểm là chỉ số hiệu suất cao, hoạt động đơn giản và đầy đủ các chức năng. Phương án thiết kế đã được thương mại hóa.
1 Cấu trúc hệ thống
1.1 Cấu hình hệ thống
Phần cứng của bộ trễ là cấu trúc chủ-tớ, như trong Hình 1, cấu trúc này chủ yếu bao gồm bộ phát M ngủ đơn 8HC05C8, chip DSP MTS320C32 và codec âm thanh CS4224. M68HC05C8 được sử dụng làm chủ toàn bộ hệ thống để hoàn thành chức năng điều khiển của hệ thống. Là cốt lõi của hệ thống, TMS320C32 hoàn thành chức năng trì hoãn tín hiệu âm thanh. CS4224 và mạch điều hòa đầu vào và đầu ra âm thanh làm việc cùng nhau để hoàn thành việc chuyển đổi A / D và D / A của tín hiệu âm thanh.
CS4224 là codec âm thanh 24 bit hiệu suất cao. Nó sử dụng công nghệ Σ-Δ để cung cấp chuyển đổi kỹ thuật số / tương tự và tương tự / kỹ thuật số âm thanh nổi song công, với dải động 105dB, độ méo hài và hoạt động -97dB, và tần số lấy mẫu 32kHz, 44.1kHz và 48kHz là tùy chọn. Con chip sử dụng đầu vào và đầu ra khác biệt, với bộ lọc khử răng cưa trên chip, bộ lọc làm mịn đầu ra và mạch lọc khử nhấn mạnh kỹ thuật số, với điều khiển âm lượng tương tự, hỗ trợ chế độ làm việc chính hoặc phụ.
TMS320C32 là chip DSP dấu chấm động hiệu năng cao giá rẻ, rất thích hợp cho xử lý tín hiệu kỹ thuật số thoại. Nó hỗ trợ bus địa chỉ 24 bit và bus dữ liệu 32 bit, đồng thời có thể xử lý bộ nhớ dung lượng lớn theo yêu cầu của bộ trễ. Nó cũng có giao diện nối tiếp để tạo thuận lợi cho giao diện CS4224 với đầu vào và đầu ra dữ liệu âm thanh nối tiếp.
M68HC05C8 hiện thực hóa giao diện người-máy, quản lý hiển thị bàn phím và giao diện điều khiển từ xa bộ trì hoãn, đồng thời điều khiển hoạt động của CS4224 và TMS320C32.
1.2 Giao diện bộ nhớ
TMS320C32 có giao diện bộ nhớ ngoài nâng cao, bộ nhớ chương trình có thể rộng 16-bit và 32-bit, và bộ nhớ dữ liệu có thể rộng 8/16/32-bit. TMS320C32 sử dụng hai bộ tín hiệu nhấp nháy STRB1 và STRB0, có các dải địa chỉ khác nhau. Mỗi nhóm tín hiệu nhấp nháy bao gồm bốn chân, được sử dụng làm bộ chọn chip và các đường địa chỉ bổ sung. Đặc tính của các chân được xác định bởi thanh ghi điều khiển bus tương ứng với từng nhóm tín hiệu nhấp nháy. Bằng cách thiết lập các trường nhất định của thanh ghi điều khiển bus, bạn có thể chỉ định kiểu dữ liệu và độ rộng của bộ nhớ ngoài.
Độ trễ sử dụng hai bộ ký ức có độ rộng khác nhau. SRAM lưu trữ dữ liệu âm thanh. Đặt độ rộng bộ nhớ thành 32 bit và kiểu dữ liệu là 32 bit. Vì codec âm thanh CS4224 là 24 bit, nó thực sự sử dụng 24 bit và bao gồm ba SRAM 8 bit, mỗi bộ có lựa chọn chip STRB0_B0 ~ 2. Chip FLASH 28F512 lưu trữ chương trình xử lý tín hiệu âm thanh của người dùng, độ rộng bộ nhớ là 8 bit và sử dụng lựa chọn chip ATRB1_B0.
Giao diện bộ nhớ chủ yếu xem xét tốc độ bộ nhớ để xác định có bao nhiêu trạng thái chờ cần được đưa vào. Vì tần số xung nhịp của TMS320C32 là 40MHz và tốc độ truy cập của bộ nhớ FLASH là 150ns và tốc độ truy cập của SRAM là 70ns nên phải chèn trạng thái chờ. TMS320C32 có bộ tạo trạng thái chờ phần mềm có thể lập trình bên trong, chọn chế độ làm việc của bộ tạo trạng thái chờ thông qua miền SWW của thanh ghi điều khiển STRBx, và ghi số chu kỳ máy cần chờ trong miền WTCNT. Vì bộ nhớ chương trình và bộ nhớ lưu trữ dữ liệu được thực hiện tương ứng bởi STRB1 và STRB0, số chu kỳ máy yêu cầu có thể được đặt theo tốc độ truy cập tương ứng của chúng.
TMS320C32 có chức năng hướng dẫn chương trình. Khi phần cứng được thiết lập lại, chân MCBL / MP ở mức cao, sau đó nó hoạt động ở chế độ máy tính vi mô, thực hiện chương trình khởi động trên chip và tải chương trình người dùng trong bộ nhớ FLASH vào RAM tốc độ cao bên trong để chạy. Chế độ khởi động có thể được xác định bằng chân INT0 ～ 3, địa chỉ tải bộ nhớ ngoài được chọn là vùng Boot3 theo chế độ kết nối của bộ nhớ và tín hiệu bắt tay không được sử dụng. Đầu trước của bộ nhớ FLASH là tiêu đề chương trình, bao gồm các thông tin cần thiết cho TMS320C32 khi khởi động, chẳng hạn như chiều rộng của bộ nhớ ngoài, nội dung của thanh ghi điều khiển bus sau khi khởi động, chiều dài của mỗi khối dữ liệu, chiều rộng của bộ nhớ đích và kiểu dữ liệu.
sản phẩm khác của chúng tôi:
